可靠性风险随着芯片技术的进步而出现

电子产品供应链中的所有利益相关者都依赖于他们买卖的复杂组件的可靠性。但随着芯片技术的进步，检测所有可能出现的质量问题变得更具挑战性。例如，苹果的A17 Pro SoC拥有190亿个晶体管和一个6核CPU，其中两个高性能内核采用了台积电新的3纳米技术。当组件直接或通过授权渠道销售时，半导体制造商保证其芯片的性能。

10纳米以下晶圆厂生产的新处理器显示出更多的质量问题——有些在常规测试中很难检测出来。制造商和原始设备制造商在最终用户投诉后发现，不得不更换整个设备并推迟生产。

一些故障仍然是个谜。2015年，多伦多大学(University of Toronto)的一组计算机科学家在IEEE Spectrum上报告称，超过4%的谷歌云计算服务器受到了之前任何测试都没有检测到的错误的攻击，导致服务器意外停止。

电子产品供应链中的所有利益相关者都依赖于他们买卖的复杂组件的可靠性。

然后，在2020年，AMD发布了一份报告，有证据表明，当时最先进的芯片的可靠性比上一代同类产品低约5.5倍。越来越多的人认为，随着每一代新半导体的出现，这个问题正呈指数级增长，尤其是在最先进的芯片中。

2021年，脸书和谷歌的研究人员都发表了研究报告，描述了计算机硬件故障的原因不容易确定。他们认为，问题不在软件上，而在不同公司生产的计算机硬件上。

“我们的冒险开始于警惕的生产团队越来越多地抱怨惯犯机器破坏数据，”谷歌工程师彼得·霍克希尔德(Peter Hochschild)在2021年操作系统热门话题(HotOS)会议上发表的一段视频中说。

Hochschild和他的团队推测“性能和密度超过了硅的可靠性，复杂性超过了测试方法。”

摩尔定律与功耗
1974年，美国工程师兼发明家罗伯特·h·登纳德(Robert H. Dennard)与人合著了一篇论文，认为当晶体管变小时，它们的功率密度保持不变，因此功耗与面积成正比。

正如摩尔定律所述，晶体管的数量每两年翻一番，而芯片尺寸可以保持不变，邓纳德缩放表示，给定区域的芯片总功率从工艺一代到工艺一代保持不变。

英特尔(Intel)、AMD、台积电(TSMC)等公司一直在利用这两条定律，制造更快、更小的处理器，使当前的移动计算生态系统得以实现。目前的笔记本电脑、平板电脑，尤其是智能手机是通过在相同的面积内封装更多的晶体管而成为可能的，在相同的性能下需要更少的功率。

不幸的是，登纳德缩放不再适用于半导体行业和oem。奥格斯堡应用科学大学的克里斯蒂安·Märtin教授表示:“从1974年开始，德纳德尺度规则被发现，并在30多年的时间里一直维持到2005年左右。对于大于65nm的器件结构，漏电流在2005年之前可以忽略不计。”

根据存储器制造商Rambus的说法，“业界普遍认为，登纳德缩放定律在2005-2007年之间的某个时候失效了。正如Märtin所证实的那样，由于阈值和工作电压不能再缩放，因此不可能在保持功率包络不变的同时实现潜在的性能改进。”

事实上，如Märtin所示，对于相同的芯片面积，后dennard缩放导致每代功率增加2倍，并且芯片计算资源的使用减少。对于给定的芯片面积，每代能源效率只能提高40%。

收益率下降;电力消耗上升
摩尔第二定律，也被称为洛克定律(以亚瑟·洛克的名字命名)，指出半导体制造工厂的资本成本也会随着时间呈指数增长。

随着密度和复杂性的增加，生产可用芯片的成本也在增加。一些半导体制造商正在花费数十亿美元购买新工具，尤其是ASML光刻机。

此外，由于登纳德缩放已经过时，芯片设计师必须创造更专业的内核来补偿更高的功耗。这对于云计算和人工智能应用尤其重要，因为电力使用效率(PUE)是效率和可持续性的最终衡量标准。

在这个领域，对尖端半导体进行全面和持续的可靠性测试的需求从未如此明显。

最近，华为推出了新的旗舰智能手机Mate 60 Pro，据报道，这款手机采用了由中国中芯国际(SMIC)明确开发的新型5G麒麟9000处理器。最初，华为没有公布该设备的完整规格，但拆解显示它使用了7纳米技术。直到最近，人们还认为没有一家中国制造商有能力生产如此规模的芯片。

据路透社报道，“一些研究公司预测中芯国际的7纳米工艺的良率将低于50%，而行业标准为90%或更高，而低良率将使出货量限制在200万至400万颗芯片左右，不足以让华为恢复其以前在智能手机市场的主导地位。”

需要新的工具来测试复杂的芯片
在不懈追求创新的过程中，半导体行业已经达到了前所未有的里程碑，芯片采用了5nm和3nm内核。然而，这一显著的进步也带来了一个令人担忧的副作用:芯片故障率不断上升。

在这个领域，对尖端半导体进行全面和持续的可靠性测试的需求从未如此明显。从过去的失败中吸取的教训，比如谷歌、AMD、Facebook等公司的失败，凸显了应对这些挑战的紧迫性。